Entwerfen für neue Dimensionen

Entwerfen für neue Dimensionen

Video: Minecraft MYSTCRAFT (Eigene Dimension gestalten) [Deutsch] (April 2020).

Anonim

Rensselaer-Forscher erreichen mit 3-D-Chip-Technologie neue Höhen

Image

In den letzten 40 Jahren wurden große Fortschritte in der Computertechnologie erzielt, die sich hauptsächlich auf die Größe und Geschwindigkeit der Schaltkreise beziehen, die Informationen verarbeiten und speichern. Die heutigen Laptops, PDAs und Mobiltelefone weisen eine weitaus bessere Leistung auf und sind in Bezug auf Größe und Preis um Größenordnungen kleiner als die riesigen Computer der Mitte des 20. Jahrhunderts. Alles hat mit dem Mantra der Branche zu tun, das "Moores Gesetz" heißt.

Verarbeiteter Si-Wafer von SEMATECH, der an einen Glaswafer gebunden wurde, nachdem das gesamte Silizium im FC-NY, RPI, entfernt worden war. Prof. James Lu hält den 8 "3D-Wafer. Foto von Russ Kraft.

Basierend auf einer Vorhersage von Gordon E. Moore aus dem Jahr 1965, der später Intel mitbegründete, wird sich die Rechenleistung von integrierten Schaltkreisen nach der Maxime alle 18 Monate verdoppeln. Moores Gesetz bleibt ein Eckpfeiler der Halbleiterindustrie, aber Forscher von Rensselaer sagen, dass das Fundament bald zusammenbrechen wird, wenn die Hersteller keine radikalen Änderungen vornehmen - in einer neuen Dimension.

„Grundsätzlich befinden wir uns an einem Scheideweg und neue Technologien müssen ernsthaft geprüft werden“, sagt Dr. Om Nalamasu, Direktor des Zentrums für integrierte Elektronik und kürzlich zum Vizepräsidenten für Forschung bei Rensselaer ernannt. Nalamasu bezieht sich auf die Aufrechterhaltung der Produktion kleinerer, schnellerer und billigerer Chips. "Die Idee ist es, die Dinge klein zu halten, aber mit einer Produktivitätssteigerung von 30 Prozent von Jahr zu Jahr", fährt er fort und weist darauf hin, dass die Herstellungskosten für Chips mit zunehmender Größe dramatisch steigen. "Bis 2010 würden Sie 45-Nanometer-Konstruktionsregeln anwenden, und nach einer Schätzung würde eine Fertigungsanlage 10 Milliarden US-Dollar kosten."

Laut Jian-Qiang „James“ Lu, einem assoziierten Forschungsprofessor für Physik und Elektrotechnik bei Rensselaer, sind die Kosten jedoch nicht die einzige Herausforderung für die Chiphersteller. In der Tat waren Chips der 1960er Jahre flache Wafer, die ein paar Dutzend Transistoren oder Übergänge für elektrische Signale enthielten, die durch Drähte verbunden waren. Heutige integrierte Schaltkreise sind immer noch flache Chips, haben aber jetzt die Größe einer Fingerspitze und enthalten Hunderte von Millionen Transistoren. Lu glaubt, dass, wenn die Chiphersteller weiterhin mehr Transistoren auf kleinere flache Chips stecken, das Moore-Gesetz bald gebrochen wird und die Chiphersteller nicht mehr in der Lage sein werden, Chips mit einer besseren Leistung im gleichen Tempo herzustellen.

„Wenn Sie einen Chip verkleinern, werden auch die Drähte, die die Transistoren verbinden, dünner und enger“, erklärt Lu, dass die Drähte jetzt eine höhere Impedanz haben und sich stärker erwärmen, was zu Signalverzögerungen führt und letztendlich die Verarbeitungsgeschwindigkeit begrenzt.

„Jetzt ist der Chip kleiner und die Kosten für einen einzelnen Transistor sind billiger, aber nicht mehr schneller, weil er heißer wird.“ Ein weiterer Faktor, der die Verarbeitungsgeschwindigkeit verlangsamt, ist die Länge der Drähte, die die Transistoren miteinander verbinden. Wie Lu beschreibt, kann sich ein "globaler" Verbindungsdraht diagonal von einer Ecke eines Chips zur anderen erstrecken. „Die globale Verbindung dominiert die Geschwindigkeit“, sagt Lu und fügt hinzu, dass ein Signal umso langsamer von einem Transistor zum anderen wandert, je länger der Draht ist. In einer Branche mit hohem Geschwindigkeitsbedarf zählt jede Nanosekunde.

Kathryn Guarini, Forschungsleiterin bei IBM, stimmt der Einschätzung von Lu zu. „Wir nähern uns einigen grundlegenden physikalischen Einschränkungen, die es uns nicht ermöglichen, alle Dimensionen des Transistors mit denselben Skalierungsroutinen zu verkleinern und gleichzeitig die erforderliche Leistungssteigerung zu erzielen“, sagt sie. „Jedes Jahr können wir einen schnelleren Laptop kaufen. Dieser Trend kann mit der Technologie, die wir jetzt haben, nicht ewig anhalten. “

Image

Eine neue Dimension

Gerade als Bauingenieure in den 1880er Jahren begannen, Wolkenkratzer in überfüllten Städten zu bauen, ist Lu Vorreiter bei der Entwicklung von 3-D-Hochhaus-Chips, um die Überlastung von integrierten Schaltkreisen zu verringern. Laut Lu bedeutet das Stapeln von Chipschichten, dass sich Transistoren nicht an gegenüberliegenden Ecken eines Chips befinden müssen. Stattdessen können dieselben zwei Transistoren sehr nahe übereinander liegen. „Verkürzen Sie die Verbindungsleitung und verkürzen Sie die Verzögerungszeit“, sagt Lu. "Eine einfache Möglichkeit, sie zu verkürzen, besteht darin, die Transistoren zu stapeln."

Die Idee des Stapelns von Chip-Schichten gibt es seit den 1980er Jahren. Einige Unternehmen „verpacken“ heute ganze Chips übereinander. Die Hochhäuser von Lu unterscheiden sich jedoch, da sie nur eine Basisschicht aus Silizium mit darauf geschichteten aktiven Wafern enthalten. „Wir nennen das monolithisch, weil die gesamte Verarbeitung auf Waferebene erfolgt“, sagt Lu. "Wir können überall zwei Chips mit wirklich kurzen Verbindungskabeln verbinden, die nur wenige Mikrometer groß sind."

Image

Das Stapeln auf Waferebene ermöglicht auch kurze Verbindungen zwischen verschiedenen Arten von Chips. „Gerade heute versucht die Industrie, Speicher mit dem Prozessor zu kombinieren, und mehr als die Hälfte des Chips wird vom Speicher belegt“, erklärt Lu. "Wenn wir Schichten stapeln, haben wir einen Prozessor auf der Unterseite und den Speicher auf der Oberseite mit einer kurzen Zugriffszeit dazwischen." Laut Lu wäre die Verkürzung der Speicherzugriffszeit eine enorme Verbesserung für große Computercluster, die Kernkraft berechnen Reaktionen und Wetterübertragung zum Beispiel.

"Sie schaffen auch neue Funktionen", sagt Nalamasu. „Eine solche Technologie hat enorme Auswirkungen, zum Beispiel auf die Integration von Biochips in Siliziumchips. Das Wunderbare ist, dass wir mit dieser Technologie Dinge entwickeln, die wir uns heute noch nicht einmal vorstellen können. “

Guarini stimmt zu, dass 3-D-Chips eine vielversprechende Möglichkeit darstellen, die Entwicklung integrierter Schaltkreise am Laufen zu halten, anstatt in einem branchenweiten Wirbel festzustecken. Tatsächlich begann sie mit der 3-D-Chip-Forschung, zu der auch die Zusammenarbeit zwischen IBM und Rensselaer gehörte. „Die 3D-Integration ist ein heißes Thema, da die Halbleiterindustrie mit den traditionellen Ansätzen zur Leistungssteigerung von Schaltkreisen vor großen Herausforderungen steht“, sagt sie. „Durch die 3D-Integration stellen wir uns Prozesse vor, die die Verwendung von zwei oder mehr Schichten von Transistoren ermöglichen, die miteinander verbunden sind und eine Schicht mit einer anderen kommunizieren. Das gibt Ihnen mehr Möglichkeiten, die Leistung dieser Chips zu verändern. “

Rensselaer am Helm
Lu sprach erstmals 1999 auf Branchenkonferenzen über 3-D-Chips, und schon damals hielten Branchenführer das Konzept für faszinierend. Bisher haben Lu und seine Kollegen rund 70 Artikel zu diesem Thema veröffentlicht und drei Patente angemeldet. Trotzdem bleibt noch viel zu tun. Lu ist damit beschäftigt, auf Konferenzen zu sprechen, Prototypen zu entwickeln, Simulationsmodelle auszuführen und Herstellungstechniken zu untersuchen, die den aktuellen Techniken so nahe wie möglich kommen, um enorme Herstellungskosten zu vermeiden.

Laut Guarini „besteht ein Teil der Herausforderung darin, bei jeder neuen Technologie ihre Herstellbarkeit und Zuverlässigkeit zu beweisen und ihre Vorteile unter Beweis zu stellen. Es ist noch ein wenig Arbeit erforderlich, um die technischen und geschäftlichen Gründe für eine so große Investition zu ermitteln. “

Rensselaer weist den Weg in die nächste Phase und Dimension. „Unsere Idee ist es, die 3-D-Technologie so zu entwickeln, dass Unternehmen bereit wären, zu sagen, dass dies eine Technologie ist, die ich für die Integration in die Fertigung genauer betrachten kann“, erklärt Nalamasu.

Rensselaer arbeitet mit IBM im Rahmen eines staatlichen Zuschusses zusammen und arbeitet auch mit anderen Technologieunternehmen zusammen, darunter Sematech und Freescale Semiconductor. Sowohl Lu als auch Nalamasu arbeiten nach eigenen Angaben an der Gründung eines Konsortiums aus Industrie-, Militär- und Regierungspartnern, um die Entwicklung von 3-D-Chips an diesem für die Branche entscheidenden Punkt voranzutreiben. "Momentan ist die entscheidende Zeit, um diesen Prozess zu kommerzialisieren, da es nicht viele Optionen gibt", sagt Lu. Aus seiner Sicht sehen die Dinge gut aus.

Quelle: Rensselaer Polytechnic Institute (Von Karen DeSeve)